华南理工大学学报(自然科学版)

作者：黄智勇 吴海华 虞智 仲元红

单位：重庆大学 微电子与通信工程学院，重庆 400044

关键词：神经网络,Tiny-yolo,压缩,硬件加速,FPGA

基金：国家自然科学基金资助项目(61501069)

针对 Tiny-yolo 网络模型规模大、占内存多、计算量大、不易在嵌入式端实现的问 题，提出了网络压缩、结合硬件加速的方法对其进行优化． 首先，分析网络连接关系，对网 络贡献较小的连接进行裁剪实现网络压缩，裁剪后的权值矩阵采用稀疏化存储方式减少 内存占用;其次，对权值进行量化，通过改变数据的位数，在保证精度误差范围内进一步减 小内存占用量和计算复杂度;最后，根据 Tiny-yolo 网络结构特点提出了深度并行 － 流水 的 FPGA 加速优化方案，最终实现了 Tiny-yolo 网络运算的硬件加速． 通过实验验证，网络 裁剪结合量化可以实现 36X 左右的压缩比率，通过硬件加速优化，相比在最大频率为 667 MHz 的 AＲM Cortex-A9 上运算实现了 7X 左右的运算加速．

来源：2019年第6期

《华南理工大学学报(自然科学版)》期刊编辑部

查看华南理工大学学报(自然科学版)杂志2019年第6期